Условное графическое изображение микросхемы системного контроллера КР580ГФ24 (i8224)

Назначение выводов интегральной микросхемы КР580ГФ24 (Intel 8224):

• XTAL1, XTAL2 - входы для подключения кварцевого резонатора;

• F1, F2 - выходы синхроимпульсов, подаются на соответствующие входы микропроцессора;

• RDIN - вход готовности; используется для формирования сигнала готовности микропроцессора READY;

• READY - выход готовности; используется для осуществления асинхронного обмена микропроцессора с внешними устройствами;

• RESIN - вход сброса; используется для формирования импульса сброса RESET, который подается на вход микропроцессора;

• RESET - выход микросхемы; используется для начального сброса микропроцессора;

• SYNC - вход синхронизации; данный сигнал поступает от выхода SYNC микропроцессора;

• /STSTB - строб слова-состояния; сигнал поступает от данного вывода микросхемы в системный контроллер и используется для фиксации слова-состояния в системном контроллере;

• F2ТТЛ - выход; вторая синхросерия F2; (сопрягается с ТТЛ-логикой);

• TANK - используется для задания тактовой частоты вместо кварцевого резонатора (подключается LC-цепь);

• OSC - выход; генератор гармонических сигналов (для настройки, наладки микропроцессорного модуля).

• Для выполнения указанных функций в состав микропроцессорного комплекта входит синхронизированная интегральная схема системного генератора КР580ГФ24 (Intel 8224).

• Микросхема КР580ГФ24 (Intel 8224) используется как генератор тактовых синхросерий F1 и F2 для микропроцессора КР580ВМ80А (Intel 8080).

• Как генератор, вырабатывающий сигналы начальной установки микропроцессора RESET и сигнал готовности микропроцессора READY, которые синхронизированы тактовыми импульсами.

• Вырабатывает строб /STSTB, используемый для фиксации слова-состояния в системном контроллере.

Подключение микросхемы КР580ГФ24 / Intel 8224 к микропроцессору КР580ВМ80А

Системный контроллер КР580ВК28 /38 (Intel 8228/38)

Системный контроллер КР580ВК28 (38) / Intel 8228 (38) предназначен для:

• фиксации слова-состояния микропроцессора КР580ВМ80А;

• формирование сигналов, управляющих памятью и внешними устройствами;

• буферизации шины данных.

Обозначение микросхемы КР580ВК28 /38 (Intel 8228/38)

 

Подключение выводов КР580ВК28 /38

D0-D7	Входы/выходы. Подключаются к выводам D0-D7 микропроцессора.
DB0-DB7	Входы/выходы с высокоимпедансным состоянием. Подключаются к системной шине данных МП-системы. Имеют три состояния (''0'', ''1'', Z). Системная шина (магистраль) данных с высокой нагрузочной способностью.
/STSTB	Вход. Строб слова-состояния микропроцессора. По данному сигналу микросхема системного контроллера производит фиксацию слова-состояния и выработку на его основе сигналов управления.
HLDA	Вход. Подтверждение захвата. Сигнал поступает на системный контроллер от одноименного выхода микропроцессора (HLDA = 1 - микропроцессор находится в состоянии ''захват'' - режим ПДП - прямого доступа к памяти).
/WR	Вход. Строб ввода данных. Сигнал поступает от одноименного выхода микропроцессора (WR = 0 - производится операция записи в устройство ввода/вывода). (знак / означает, что активным уровнем является сигнал логического нуля)

Выводов КР580ВК28 /38

DBIN	Строб шины данных при вводе. Сигнал поступает от одноименного выхода микропроцессора (DBIN = 1 - шина данных находится в режиме приема информации от внешних устройств или памяти).
/IOW	Выход. Сигнал управления записью в порты ввода/вывода.
/MEMW	Выход. Сигнал управления записью в память.
/IOR	Выход. Сигнал управления чтением из портов ввода/вывода.
/MEMR	Выход. Сигнал управления чтения из памяти.
/INTA	Выход. Сигнал подтверждения прерывания. Поступает на одноименный вход микросхемы контроллера прерываний Intel 8259.
/BUSEN	Вход. Сигнал управления системной шиной (/BUSEN = 0 - разрешает работу шин управления и системной магистрали данных; /BUSEN = 1 шины данных и управления переходят в Z-состояние). Сигнал на данный вход микросхемы поступает от контроллера ПДП.

Параллельный программируемый интерфейс i8255 (КР580ВВ55)

• Для организации обмена информации МП системы с внешними периферийными устройствами в параллельном восьмиразрядном коде в комплект микросхем входит БИС программируемого параллельного интерфейса (ППИ) КР580ВВ55 (Intel 8255).

• В ППИ КР580ВВ55 входит схема управления выводом, вводом и двунаправленный буфер данных, предназначенный для подключения внутренней шины ППИ к шине данных МП системы, и три 8 разрядных порта А, В и С для обмена между МП и периферией.

• Порты А и В состоят из входных и выходных 8 разрядных регистров, порт С из двух входных и выходных 4 разрядных регистров.

ППИ и его подключение к
микропроцессорной системе

Назначение выводов ППИ

D0 - D7	Шина данных
RESET	Сброс. Начальная установка. После снятия сигнала RESET выводы портов настраиваются на ввод (INPUT) информации.
CS	Выбор кристалла. Сигнал низкого уровня подключает выводы D0-D7 к шине данных МП системы.
RD	Чтение. По сигналу RD содержимое одного из портов передается на шину данных.
WR	Запись. По сигналу низкого уровня с шины данных происходит запись в один из портов или в регистр УС
А0, А1	Выбор порта или РУС

Программируемый интервальный таймер БИС КР580ВИ53

• Программируемый интервальный таймер БИС i8253 используется для задания временных интервалов в МП системах и может применяться как одновибратор с программируемой длительностью импульсов, программируемый делитель частоты и счетчик внешних событий.